任職要求：
（1）電子信息類本科或碩士研究生學(xué)歷
（2）精通數(shù)字信號(hào)處理，扎實(shí)的模擬/數(shù)字電路基礎(chǔ)
（3）熟練掌握Verilog、VHDL、C語(yǔ)言以及vivado、quartus、modelsim等開(kāi)發(fā)/仿真工具
（4）熟悉AXI、GMII、DDR、LVDS等接口設(shè)計(jì)，能完成相關(guān)算法在FPGA的實(shí)現(xiàn)和優(yōu)化
（5）1年以上或2個(gè)以上FPGA項(xiàng)目應(yīng)用開(kāi)發(fā)經(jīng)歷
（6）優(yōu)先考慮有音視頻項(xiàng)目開(kāi)發(fā)經(jīng)驗(yàn)或FPGA平臺(tái)開(kāi)發(fā)RTP/UDP經(jīng)驗(yàn)者。

員工福利:
1. 五天工作制，每周工作5天，每天工作8小時(shí)，周末雙休；
2. 社保提供5險(xiǎn)和住房公積金；
3. 飯費(fèi)補(bǔ)貼+交通補(bǔ)貼；
4. 豐厚的項(xiàng)目獎(jiǎng)金；
5. 年終獎(jiǎng)金,過(guò)節(jié)費(fèi)等；
6. 國(guó)家法定節(jié)日，帶薪年假等；